# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 3月27日

出 願 番 号 Application Number:

特願2003-087813

[ST. 10/C]:

[JP2003-087813]

出 願 人
Applicant(s):

シャープ株式会社

2004年 2月27日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

P03S0036A1

【提出日】

平成15年 3月27日

【あて先】

特許庁長官 殿

【国際特許分類】

H03K 17/60

【発明の名称】

出力回路

【請求項の数】

12

【発明者】

【住所又は居所】

大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】

塩江 英紀

【特許出願人】

【識別番号】

000005049

【氏名又は名称】 シャープ株式会社

【電話番号】

06-6621-1221

【代理人】

【識別番号】

100114476

【弁理士】

【氏名又は名称】

政木 良文

【電話番号】

06-6233-6700

【選任した代理人】

【識別番号】

100107478

【弁理士】

【氏名又は名称】

橋本 薫

【電話番号】

06-6233-6700

【手数料の表示】

【予納台帳番号】

192855

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0217474

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】 出力回路

【特許請求の範囲】

《請求項1》 エミッタを接地し、ベースを制御電流の入力ノードとし、コ レクタを出力ノードとする出力トランジスタと、

前記出力トランジスタに対して、外部からの入力信号に応じてベース電流を供 給するベース電流供給部と、

前記出力トランジスタのコレクタ・エミッタ間の両端電圧を検知し、前記両端 電圧が所定電圧を下回らないように前記ベース電流供給部から供給されるベース 電流を制御するベース電流制御部と、を備えてなることを特徴とする出力回路。

《請求項2》 前記ベース電流制御部は、前記両端電圧と前記所定電圧を差 動入力とする比較器であることを特徴とする請求項1に記載の出力回路。

《請求項3》 前記ベース電流制御部は、前記ベース電流供給部から供給さ れる前記ベース電流から前記両端電圧に応じて分流した第1制御電流を増幅器に より増幅して第2制御電流を生成し、前記ベース電流から前記第2制御電流を分 流させることにより、前記入力ノードに供給される前記ベース電流を制御するこ とを特徴とする請求項1または2に記載の出力回路。

《請求項4》 前記ベース電流制御部は、前記ベース電流供給部から供給さ れる前記ベース電流から前記両端電圧に応じて分流した第1制御電流を前記出力 トランジスタのコレクタ電流に供給することにより、前記入力ノードに供給され る前記ベース電流を制御することを特徴とする請求項1または2に記載の出力回 路。

【請求項5】 前記ベース電流制御部は、前記ベース電流供給部から供給さ れる前記ベース電流から前記両端電圧に応じて分流した第1制御電流を少なくと も2系統に分流し、その内の一系統の電流を増幅器により増幅して第2制御電流 を生成し、前記ベース電流から前記第2制御電流を分流させ、他方の系統の電流 を前記出力トランジスタのコレクタ電流に供給することにより、前記入力ノード に供給される前記ベース電流を制御することを特徴とする請求項1または2に記 載の出力回路。

【請求項 6 】 前記出力トランジスタはNPNトランジスタであることを特徴とする請求項  $1 \sim 5$  の何れか 1 項に記載の出力回路。

【請求項7】 前記出力トランジスタはPNPトランジスタであることを特徴とする請求項 $1\sim5$ の何れか1項に記載の出力回路。

【請求項8】 前記比較器はNPNトランジスタで構成されることを特徴とする請求項2に記載の出力回路。

【請求項9】 前記比較器はPNPトランジスタで構成されることを特徴とする請求項2に記載の出力回路。

【請求項10】 前記増幅器はカレントミラー回路で構成されることを特徴とする請求項3または5に記載の出力回路。

【請求項11】 前記増幅器はトランジスタの電流増幅作用を利用したものであることを特徴とする請求項3または5に記載の出力回路。

【請求項12】 エミッタを第1電源電位に接続し、ベースを制御電流の入力ノードとし、コレクタを出力ノードとするNPN出力トランジスタと、

エミッタを第2電源電位に接続し、ベースを制御電流の入力ノードとし、コレクタを前記NPN出力トランジスタと共通の出力ノードとするPNP出力トランジスタと、

前記NPN出力トランジスタに対して、外部からの入力信号に応じてベース電流を供給する第1ベース電流供給部と、前記NPN出力トランジスタのコレクタ・エミッタ間の第1両端電圧を検知し、前記第1両端電圧が第1の所定電圧を下回らないように前記第1ベース電流供給部から供給されるベース電流を制御する第1ベース電流制御部と、

前記PNP出力トランジスタに対して、前記入力信号に応じてベース電流を供給する第2ベース電流供給部と、前記PNP出力トランジスタのコレクタ・エミッタ間の第2両端電圧を検知し、前記第2両端電圧が第2の所定電圧を下回らないように前記第2ベース電流供給部から供給されるベース電流を制御する第2ベース電流制御部と、を備えてなることを特徴とする出力回路。

# 【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$ 

# 【発明の属する技術分野】

本発明は、半導体集積回路における出力回路に関し、詳しくは、エミッタを接地し、ベースを制御電流の入力ノードとし、コレクタを出力ノードとする出力トランジスタを備えた出力回路に関する。

#### [0002]

# 【従来の技術】

上記出力トランジスタを備えた出力回路の従来例として、例えば、特許文献1 に開示された出力回路、或いは、図8に例示する出力回路がある。

#### [0003]

図8に示す回路は、出力トランジスタQ1、その他のトランジスタQ2~Q6、電流源I1、及び、負荷Xを備えて構成されている。詳述すれば、トランジスタQ2とQ3は、エミッタ同士が接続され、トランジスタQ2のベースを入力信号VINの入力とし、トランジスタQ3のベースを基準電圧V1の入力とし、トランジスタQ2とQ3のエミッタに電流を供給する為に電源電圧VCCとエミッタ間に電流源I1が接続されている。トランジスタQ4は、コレクタがトランジスタQ2のコレクタに接続され、エミッタが接地され、トランジスタQ5は、コレクタとベースがトランジスタQ3のコレクタとトランジスタQ4のベースに接続され、エミッタは接地されている。出力トランジスタQ1は、コレクタが出力VOUTに接続され、エミッタが接地されている。トランジスタQ6は、コレクタが電源電圧VCCに接続され、ベースには基準電圧V2が印加され、エミッタが出力VOUTに接続されている。負荷Xは、出力VOUTと電源電圧VCC間に接続されている。

#### [0004]

次に、図8に示す従来の出力回路の動作について説明する。入力信号VINと 基準電圧V1の電圧差に応じて、電流源I1の電流はトランジスタQ2とQ3の コレクタ電流に分流される。トランジスタQ3のコレクタ電流はトランジスタQ 4、Q5で構成されるカレントミラーによりトランジスタQ4のコレクタ電流と なる。トランジスタQ2とQ4のコレクタは接続されているため、両コレクタ電 流の差がトランジスタQ1のベース電流となり、そのhfe(電流増幅率を表すhパラメータ)倍のコレクタ電流が負荷Xに流れ、電源電圧VCCから負荷Xの両端電圧分が降下したところが出力VOUTの電位となる。入力信号VIN>基準電圧V1の時、トランジスタQ2、Q4のコレクタ電流ではトランジスタQ4の方が大きいので、出力トランジスタQ1のベースから電流が引き抜かれ、負荷Xに流れる電流が減少し、出力VOUTの電圧は上昇する。逆に、入力信号VIN<基準電圧V1の時は、トランジスタQ2、Q4のコレクタ電流はQ2の方が大きいので、トランジスタQ1のベースにはベース電流が供給され、そのhfe倍のコレクタ電流が負荷に流れ、出力VOUTの電圧が低下する。但し、出力VOUTの電圧が、基準電圧V2よりVBE低い電圧より更に低下しようとした場合、トランジスタQ6が動作してその電圧以下に下がらないように制限がかかるようになっている。

[0005]

# 【特許文献1】

特開平9-51256号公報

[0006]

#### 【発明が解決しようとする課題】

ここで、出力トランジスタQ1のコレクタ電流が増加し、出力VOUTの電圧が下がり、トランジスタQ6により制限されている状態では、Q1のコレクタ電流の内、上記制限のためトランジスタQ6のコレクタに流れた電流は、入力信号VINに応答して出力電圧を変化させることには寄与しない無駄な電流となる。特に、出力が遷移する瞬間のみ急峻さを求められ、変化後はその電圧を保持すればいいという場合には、出力電圧が遷移する期間には必要であった電流が出力電圧の変化後にも流れ続け、消費電流が増大するという欠点があった。

#### [0007]

本発明は、上記の従来技術における問題点に鑑みてなされたものであり、その目的は、出力電圧が所定の電圧以下に低下しないよう制限された場合に、出力電流を抑えて消費電流を低減できる出力回路を提供することにある。

[0008]

# 【課題を解決するための手段】

この目的を達成するための本発明に係る出力回路は、例えば、図9に例示するような構成とする。図9に示す出力回路は、図8に示した従来例の出力回路よりトランジスタQ6を削除し、それに代えて、トランジスタQ2のコレクタとトランジスタQ4のコレクタにベース電流制御部1を接続して構成される。ここで、ベース電流制御部1は、出力トランジスタQ1のコレクタ・エミッタ間の両端電圧、即ち出力回路の出力電圧を検知し、その両端電圧が所定電圧V3を下回らないように、出力トランジスタQ1に対して外部からの入力信号VINに応じて供給されるベース電流を制御するように構成される。

#### [0009]

本発明に係る出力回路では、図9における出力トランジスタQ1のコレクタ・エミッタ間の両端電圧が基準電圧V3より下がらないようにする手段として、トランジスタQ1のベース電流を制限し、トランジスタQ1のコレクタ電流を減らすことで当該両端電圧の低下を抑制するため、両端電圧の低下に制限がかかった時のトランジスタQ1のコレクタ電流は必要最小限に抑えられる。

#### $[0\ 0\ 1\ 0]$

この結果、従来のような出力電圧補償用のトランジスタQ6を用いず、必要最小限のコレクタ電流で出力電圧補償が可能となり、出力電圧が所定の電圧以下に低下しないよう制限された場合に、出力電流を抑えて消費電流を低減できる出力回路を提供することができる。

### [0011]

### 【発明の実施の形態】

本発明に係る出力回路(以下、適宜「本発明回路」という。)の一実施の形態につき、図面に基づいて説明する。尚、図8に示す従来技術と共通する部分及び箇所には同じ符号を付して説明する。また、下記の各実施例においても、共通する部分及び箇所には同じ符号を付して説明する。

#### [0012]

#### 〈第1実施形態〉

図1は、本発明回路の構成概念を説明するブロック図である。図1に示すよう

に、本発明回路は、エミッタを接地し、ベースを制御電流の入力ノードNinとし、コレクタを出力VOUT(出力ノード)とする出力トランジスタQ1と、出力トランジスタQ1に対して、外部からの入力信号VINに応じてベース電流を供給するベース電流供給部2と、出力トランジスタQ1のコレクタ・エミッタ間の両端電圧を検知し、前記両端電圧が所定電圧を下回らないようにベース電流供給部2から供給されるベース電流を制御するベース電流制御部1とを備えて構成され、更に、出力VOUTと電源電圧VCCの間に負荷Xが接続されている。

# [0013]

ここで、ベース電流供給部2は、入力信号VINを受けて、それに応じた電流 を出力するもので、例えば、ベースを入力とするエミッタ接地増幅器や、差動増 幅器等がある。

#### $[0\ 0\ 1\ 4]$

また、ベース電流制御部1は、出力トランジスタQ1のコレクタ・エミッタ間の両端電圧が基準電圧V3と比較して出力トランジスタQ1のベース電流を適切な値に調整するものである。出力トランジスタQ1の前記両端電圧が基準電圧V3より充分大きい時は、ベース電流供給部2から供給される電流をそのまま出力トランジスタQ1のベースに供給するが、基準電圧V3付近では基準電圧V3を下回らないようにベース電流の供給を制限する。この制限は、出力トランジスタQ1のコレクタ・エミッタ間の両端電圧が、基準電圧V3を下回ろうとすればするほどベース電流を制限する仕組みのものである。

#### [0015]

#### 〈第1実施例〉

図2に、図1のブロック図に示した本発明回路の第1実施形態を、具体的なトランジスタ回路で実現した第1実施例の回路図を示す。図8の従来回路との相違点は、PNPトランジスタQ2のコレクタがトランジスタQ4のコレクタに接続されるのではなく、トランジスタQ2のコレクタとトランジスタQ4のコレクタの間に、出力トランジスタQ1のコレクタ・エミッタ間の両端電圧と基準電圧V3を差動入力とする図1のベース電流制御部1に相当する比較器を挿入している点と、図8におけるトランジスタQ6が削除されている点である。この比較器は

、コレクタがトランジスタQ4のコレクタと出力トランジスタQ1のベースに接続され、ベースには基準電圧V3が印加され、エミッタはトランジスタQ2のコレクタに接続されたトランジスタQ7と、コレクタが接地され、ベースが出力VOUTに接続され、エミッタがトランジスタQ7のエミッタ及びQ2のコレクタに接続されたトランジスタQ8とで構成される。尚、図1のベース電流供給部2に相当する部分は、PNPトランジスタQ2、Q3及びNPNトランジスタQ4、Q5で構成されるカレントミラー差動増幅器部分である。

# [0016]

第1実施例において、入力信号VINと基準電圧V1の電圧差に応じて、電流源I1の電流はトランジスタQ2とQ3のコレクタ電流に分流される。トランジスタQ2のコレクタ電流(ベース電流供給部2から出力トランジスタQ1に供給されるベース電流に相当)は、さらに出力VOUTの電圧と基準電圧V3の電圧差に応じてトランジスタQ7のコレクタ電流と、トランジスタQ8のコレクタ電流(第1制御電流)に分流される。トランジスタQ7をQ4のコレクタが接続されているため、両コレクタ電流の差がトランジスタQ1のベース電流となる。ここで、トランジスタQ4のコレクタ電流はトランジスタQ3のコレクタ電流がトランジスタQ4とQ5で構成される第1のカレントミラーによりミラーされた電流である。ここで、トランジスタQ2のコレクタ電流の一部または全部が、ベース電流供給部2から出力トランジスタQ1に供給されるときのベース電流となる

#### [0017]

出力VOUTの電圧が基準電圧V3より充分高い時、トランジスタQ8は動作しないのでトランジスタQ2のコレクタ電流はトランジスタQ7のコレクタ電流と等しくなる。一方、出力VOUTの電圧が下がり基準電圧V3付近になるとトランジスタQ8が動作して電流を流し始めるので、トランジスタQ7のコレクタ電流が減少し、トランジスタQ7とQ4のコレクタ電流の差であるトランジスタQ1のベース電流も減少し、それに伴い出力トランジスタQ1のコレクタ電流も減少するので、出力VOUTの電圧低下が抑制される。出力VOUTの電圧が下がれば下がるほどトランジスタQ8に流れる電流が増加するので、出力トランジ

スタQ1のベース電流が減少し、出力VOUTの電圧低下をより抑制することになる。出力VOUTが下げ止まったところでは、トランジスタQ1のベース電流、コレクタ電流は必要最小限の値となる。

# [0018]

従って、出力VOUTの電圧低下を制限するリミット動作が働いている間は電流を抑えられるので、出力VOUTを急峻に遷移させるために出力トランジスタ Q1のベース電流を大きく設定することができ、低消費電流で高速動作可能な出力回路が実現できる。

### [0019]

#### 〈第2実施例〉

図3に、図1のブロック図で示した本発明回路の第1実施形態を、具体的なトランジスタ回路で実現した第2実施例の回路図を示す。第2実施例と第1実施例との相違点は、第2実施例において、トランジスタQ8のコレクタを接地する代わりに、トランジスタQ9とQ10で構成される第2のカレントミラーの入力端子に接続し、その出力端子を出力トランジスタQ1のベース、及び、トランジスタQ7とQ4の各コレクタに接続している点である。つまり、第2実施例では、図1のベース電流制御部1に相当する部分が、トランジスタQ7とQ8で構成される比較器に加え、トランジスタQ9とQ10で構成される第2のカレントミラーを備えている。図1のベース電流供給部2に相当する部分、その他の回路構成は、第1実施例と同じである。

#### [0020]

ここで、第2のカレントミラーを構成する一方のトランジスタQ9は、コレクタとベースがカレントミラーの入力としてトランジスタQ8のコレクタに接続され、エミッタが接地されている。また、他方のトランジスタQ10は、コレクタがカレントミラーの出力として、出力トランジスタQ1のベース、トランジスタQ4とトランジスタQ7の各コレクタに接続され、ベースがトランジスタQ9のコレクタとベース及びトランジスタQ8のコレクタに接続され、エミッタが接地されている。

### [0021]

第2実施例においては、入力信号VINと基準電圧V1の電圧差に応じて、電流源I1の電流はトランジスタQ2とQ3のコレクタ電流に分流される。トランジスタQ2のコレクタ電流は、さらに出力VOUTの電圧(出力トランジスタQ1のコレクタ・エミッタ間の両端電圧)と基準電圧V3の電圧差に応じてトランジスタQ7のコレクタ電流と、トランジスタQ8のコレクタ電流(第1制御電流)に分流される。以上、第1実施例と同じである。更に、第1制御電流から第2のカレントミラーで構成される増幅器によって増幅されたトランジスタQ10のコレクタ電流(第2制御電流)が、トランジスタQ7のコレクタ電流から、更に分流される構成となっている。

### [0022]

この結果、出力VOUTの電圧が基準電圧V3付近の時にトランジスタQ8に流れた第1制御電流を増幅した第2制御電流を用いて、トランジスタQ1のベースからベース電流を引き抜いており、第1実施例よりも効率的に出力トランジスタQ1のコレクタ電流を減少させることができる。更に、前記第2のカレントミラーのミラー比を大きくして増幅してから出力トランジスタQ1のベース電流を引き抜けば、出力VOUTの電圧が基準電圧V3を下回ろうとした時の出力トランジスタQ1のベースからの電流の引き抜き量が増加し、出力VOUTの電圧低下をより高速に抑制することができる。

#### [0023]

#### 〈第3実施例〉

図4に、図1のブロック図で示した本発明回路の第1実施形態を、具体的なトランジスタ回路で実現した第3実施例の回路図を示す。第3実施例は、第2実施例との比較において、ベース電流制御部1に相当する部分が、トランジスタQ7とQ8で構成される比較器とトランジスタQ10で構成されている点で相違し、図1のベース電流供給部2に相当する部分、その他の回路構成は、第1及び第2実施例と同じである。つまり、第3実施例では、トランジスタQ8に流れた第1制御電流を増幅する増幅器を、カレントミラーで構成せずに、単体のトランジスタQ10で構成している。また、第1実施例との相違点は、トランジスタQ8のコレクタを接地せずに、エミッタが接地され、コレクタが出力トランジスタQ1

のベースとトランジスタQ4とQ7の各コレクタに接続しているトランジスタQ10のベースに接続されている点である。

# [0024]

第3実施例においては、第2実施例においてカレントミラー増幅器で行っていたトランジスタQ8のコレクタ電流(第1制御電流)の増幅をトランジスタQ1 0の増幅作用を利用して行ったもので、より大きな増幅を簡単に行うことができる。従って、基本的な制御動作原理は第2実施例と同じである。

#### [0025]

#### 〈第4実施例〉

図5に、図1のブロック図で示した本発明回路の第1実施形態を、具体的なトランジスタ回路で実現した第4実施例の回路図を示す。第4実施例と第1実施例との相違点は、第4実施例において、トランジスタQ11(第1実施例のトランジスタQ8に相当)のコレクタを接地する代わりに、出力トランジスタQ1のコレクタに接続している点である。つまり、第4実施例では、ベース電流供給部2から供給されるベース電流(トランジスタQ2のコレクタ電流)から出力トランジスタQ1のコレクタ・エミッタ間の両端電圧に応じて分流したトランジスタQ1のコレクタ電流(第1制御電流)を出力トランジスタQ1のコレクタ電流に供給する構成となっている。

#### [0026]

第4実施例では、負荷Xのインピーダンスが高い場合、出力トランジスタQ1の出力VOUTの出力電圧が基準電圧V3より下がらないように制限するには出力トランジスタQ1のコレクタ電流を遮断またはそれに近い状態にする必要があり、その状態では出力VOUTのインピーダンスが高くなり好ましくない。

#### [0027]

そこで、図5に示す回路構成のように、トランジスタQ11に流れた電流(第 1制御電流)を出力トランジスタQ1のコレクタに供給することで、出力VOU Tの電圧低下を抑制するリミット動作が働いている状態でも出力トランジスタQ 1のコレクタにはトランジスタQ11のコレクタ電流が流れるので、出力インピーダンスを下げることができる。

### [0028]

# 〈第5実施例〉

図6に、図1のブロック図で示した本発明回路の第1実施形態を、具体的なトランジスタ回路で実現した第5実施例の回路図を示す。第5実施例は、図6に示すように、図3に示す第2実施例と図5に示す第4実施例を折衷した回路構成となっている。つまり、トランジスタQ2のコレクタ電流が、出力VOUTの電圧(出力トランジスタQ1のコレクタ・エミッタ間の両端電圧)と基準電圧V3の電圧差に応じて、トランジスタQ7のコレクタ電流と、トランジスタQ8のコレクタ電流と、トランジスタQ8のコレクタ電流と、トランジスタQ8のコレクタ電流に分流される。ここで、第2実施例におけるトランジスタQ8のコレクタ電流(第1制御電流)、或いは、第4実施例におけるトランジスタQ8とQ11のコレクタ電流の和となっている。

### [0029]

このように、第5実施例では、第2実施例と第4実施例の出力回路の特性を両 方兼ね備えたもので、負荷Xが高インピーダンスで、出力VOUTの電圧低下を 抑制するリミット動作が働いている状態での出力VOUTのインピーダンスの低 下と、リミット動作の高速化を実現できる。

#### [0030]

以上、本発明に係る出力回路の第1実施形態(第1実施例~第5実施例を含む)では、出力トランジスタQ1がNPNバイポーラトランジスタの場合を例に説明したが、出力トランジスタQ1はPNPトランジスタであっても構わない。この場合、第1実施例~第5実施例において、ベース電流供給部2及びベース電流制御部1を構成するトランジスタは、NPNトランジスタはPNPトランジスタに、また、PNPトランジスタはNPNトランジスタに変更し、電源電圧及び接地電位との接続関係もこれに対応して変更すればよい。

### [0031]

### 〈第2実施形態〉

次に、本発明に係る出力回路の第2実施形態について、図7を用いて説明する

# [0032]

図7に示すように、第2実施形態に係る出力回路は、2つの第1実施形態における構成の出力回路3,4を2つ合成して構成されている。ここで、出力回路3では、出力トランジスタQ1はNPNトランジスタで構成され、出力回路4では、出力トランジスタQ1'はPNPトランジスタで構成されており、出力トランジスタQ1と出力トランジスタQ1'の各コレクタが接続され、共通の出力VOUT(出力ノード)に接続されている。また、出力トランジスタQ1のエミッタは接地され、出力トランジスタQ1'のエミッタは電源電圧VCCに接続されており、所謂プッシュプル型の出力ドライバを構成している。また、出力回路3,4の入力信号として共通の入力信号VINが用いられる。

#### [0033]

出力回路 3 は、NPN出力トランジスタQ1と、NPN出力トランジスタQ1に対して、外部からの入力信号 VINに応じてベース電流を供給する第1ベース電流供給部 2 と、NPN出力トランジスタQ1のコレクタ・エミッタ間の第1両端電圧を検知し、その第1両端電圧が第1の所定電圧 V3を下回らないように第1ベース電流供給部 2 から供給されるベース電流を制御する第1ベース電流制御部1を備えて構成されている。

#### [0034]

また、出力回路 4 は、 P N P 出力トランジスタ Q 1 ' と、 P N P 出力トランジスタ Q 1 ' に対して、入力信号 V I N に応じてベース電流を供給する第 2 ベース電流供給部 2 ' と、 P N P 出力トランジスタ Q 1 ' のコレクタ・エミッタ間の第 2 両端電圧を検知し、その第 2 両端電圧が第 2 の所定電圧 V 3 ' を下回らないように第 2 ベース電流供給部 2 ' から供給されるベース電流を制御する第 2 ベース電流制御部 1 ' を備えて構成されている。

#### [0035]

出力回路3,4の具体的な回路構成としては、図2〜図6に例示した第1実施例から第5実施例の回路構成を適用することができる。尚、出力回路4の回路構成としては、図2〜図6に例示した第1実施例から第5実施例の回路構成における、NPNトランジスタとPNPトランジスタの関係、及び、電源電圧VCCと

接地電位の関係を反転させたものを使用すればよい。

[0036]

第2実施形態の回路構成では、出力VOUTの電圧の立ち上げ時、立ち下げ時 共に低消費電流で高速動作可能な出力が実現できる。これは、高い出力レートに よって2値データを出力する必要があるトランジスタ・トランジスタ論理回路等 の出力回路に適用できる。

[0037]

【発明の効果】

以上のように本発明によれば、出力電圧のリミット動作が働いた時には出力トランジスタのベースに供給される過剰な電流を制限することができ、高速かつ低消費電力の出力回路が実現できる。

【図面の簡単な説明】

図1

本発明に係る出力回路の第1実施形態の構成を示すブロック図

図2】

本発明に係る出力回路の第1実施例の回路構成を示す回路図

図3

本発明に係る出力回路の第2実施例の回路構成を示す回路図

【図4】

本発明に係る出力回路の第3実施例の回路構成を示す回路図

【図5】

本発明に係る出力回路の第4実施例の回路構成を示す回路図

【図6】

本発明に係る出力回路の第5実施例の回路構成を示す回路図

【図7】

本発明に係る出力回路の第2実施形態の構成を示すブロック図

【図8】

従来の出力回路の回路構成例を示す回路図

【図9】

# 本発明に係る出力回路の回路構成の基本概念を説明する回路構成図


# 【符号の説明】

- 1 ベース電流制御部
- 1'ベース電流制御部
- 2 ベース電流供給部
- 2'ベース電流供給部
- 3 出力回路
- 4 出力回路
- I1 電流源
- Nin 入力ノード (出力トランジスタQ1のベース)
- Nin' 入力ノード(出力トランジスタQ1'のベース)
- Q1 出力トランジスタ
- Q1' 出力トランジスタ
- Q2~Q11 トランジスタ
- V1 基準電圧
- V 2 基準電圧
- V3 基準電圧
- VCC 電源電圧
- VIN 入力信号
- VOUT 出力
- X 負荷


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】



【図8】



【図9】



【書類名】

要約書

【要約】

【課題】 エミッタを接地し、ベースを制御電流の入力ノードとし、コレクタを 出力ノードとする出力トランジスタを備えた出力回路において、出力電圧が所定 の電圧以下に低下しないよう制限された場合に、出力電流を抑えて消費電流を低 減できる出力回路を提供する。

【解決手段】 出力トランジスタQ1に対して、外部からの入力信号VINに応じてベース電流を供給するベース電流供給部2と、出力トランジスタQ1のコレクタ・エミッタ間の両端電圧を検知し、その両端電圧が所定電圧V3を下回らないようにベース電流供給部2から供給されるベース電流を制御するベース電流制御部1とを備える。

【選択図】 図1

特願2003-087813

出願人履歴情報

識別番号

[000005049]

1. 変更年月日 [変更理由]

1990年 8月29日

新規登録

住 所 氏 名

大阪府大阪市阿倍野区長池町22番22号

シャープ株式会社